ACM通信
堆叠芯片在斯坦福获得动力
斯坦福大学的一个团队展示了一种集成了逻辑和内存的单片3D芯片堆栈模型，并能够批量生产。
信贷:斯坦福大学
在过去十年左右的时间里，人们曾多次尝试将芯片堆叠成所谓的“塔”，以提高整体系统性能，满足耗电量大的应用程序的需求，但很少有成功的。现在，斯坦福大学的一个团队展示了一个集成了逻辑和存储的3D堆叠模型，他们说，这个模型可以批量生产。
斯坦福大学的研究生、团队成员Max Shulaker解释说，如今的3D芯片通常是用芯片堆叠的方式制作的，即将不同的垂直层构建在不同的基板上，然后用物理方式堆叠并粘合在另一层上。然后，不同的垂直层被通孔(电路层之间的电气连接)连接起来，这种通孔非常大，不能密集地封装。
Shulaker说，正如斯坦福团队所演示的，单片3D可以让电路的每一层都直接建在之前制造的层上，都在同一个起始基板上。他说，由于这种单片3D集成，密度超过tsv 1000倍的纳米尺寸孔可以用于连接垂直电路层，从而大大增加了电路层之间的垂直连接。
Shulaker说:“这很重要，因为如果我们把逻辑和记忆建立在两个不同的层上，我们可以在层之间建立大量的连接。”“这意味着逻辑和记忆在物理上更接近，因为导线更短，互连的数量更多。这就增加了逻辑和内存带宽，这意味着我们可以来回移动更多的数据。”
文中详细介绍了新型高层芯片结构纸斯坦福大学的研究团队在去年12月的IEEE电子设备会议上展示了这一成果。这项工作由斯坦福大学电气工程和计算机科学副教授Subhasish Mitra和斯坦福工程学院电气工程教授H.S. Philip Wong领导。
传统上，芯片是用硅晶体管开发的，但这在整体堆叠时造成了挑战，因为这会产生非常高的温度。舒拉克指出:“如今制造晶体管需要超过1000摄氏度的温度。”“问题是，当你建立上层电路层时，温度会损坏或破坏底层电路和连接它们的所有金属线。”他说，一些电流也会从硅晶体管中泄漏出来，即使当它们被关闭时。
斯坦福大学研究小组的目标是开发出节能晶体管，这需要新材料。这使得他们使用了碳纳米管(CNT)晶体管，Shulaker说这种晶体管可以在200摄氏度以下的温度下组装。他说，碳纳米管还能提供更快的速度，同时使用更少的能源。
该团队还使用了被称为电阻随机存取存储器(RRAM)和自旋传递扭矩的新存储技术，从而产生了高效、密集、非易失性存储器，Shulaker说这种存储器也可以在非常低的温度下制造。他说，这样一来，“我们不仅可以从使用新设备中获益，还可以构建像单片3D这样的新系统架构。”斯坦福的模型在内存上使用了四层逻辑。
此外，业内观察人士表示，逻辑和内存的单片3D集成可以支持新的架构，并可能缓解逻辑存储通信瓶颈。
斯坦福大学的方法很有趣，因为电阻存储器和碳纳米管与硅的垂直集成大卫·坎特，一位分析师林利组．电阻式存储器是一种非常小众的产品，碳纳米管到目前为止只用于研究目的，他说。
坎特说:“目前，人们还没有将重点放在低温步骤、异构集成以及使用夹层通孔上。”“问题不在于这将如何改变世界……而是我们什么时候能看到业内公司看到这一点，并开始在研究中采用类似的技术?”一旦你看到英特尔或IBM在这方面的尝试，它就很有可能投入生产。”
坎特说，他不相信以前有人在堆叠芯片时做过这样的尝试。他指出，可编程逻辑解决方案提供商Xilinx将在明年将3D芯片堆叠技术推向市场。然而，“斯坦福大学正在做的事情和业界正在做的事情之间的区别在于他们使用的连接多层的技术，”他说。
他说，斯坦福大学的工作指明了芯片堆叠和替代技术发展的下一步。坎特说:“现实情况是，当大公司开始生产某种产品时，根本不存在任何技术风险，而斯坦福大学的团队(所做的)却有巨大的技术实施风险。”“一旦我们解决了3D叠加的问题，也许这就是人们下一步要做的事情。”
以斯帖Shein是波士顿地区的一名自由科技和商业作家。
没有发现记录